ram所具有的特点（RAM的基本知识）

一、最新的RAM技术词汇

CDRAM-Cached DRAM——高速缓存存储器

CVRAM-Cached VRAM——高速缓存视频存储器

DRAM-Dynamic RAM——动态存储器

EDRAM-Enhanced DRAM——增强型动态存储器

EDO RAM-Extended Date Out RAM——外扩充数据模式存储器

EDO SRAM-Extended Date Out SRAM——外扩充数据模式静态存储器

EDO VRAM-Extended Date Out VRAM——外扩充数据模式视频存储器

FPM-Fast Page Mode——快速页模式

FRAM-Ferroelectric RAM——铁电体存储器

SDRAM-Synchronous DRAM——同步动态存储器

SRAM-Static RAM——静态存储器

SVRAM-Synchronous VRAM——同步视频存储器

3D RAM-3 DIMESION RAM——3维视频处理器专用存储器

VRAM-Video RAM——视频存储器

WRAM-Windows RAM——视频存储器(图形处理能力优于VRAM)

MDRAM-MultiBank DRAM——多槽动态存储器

SGRAM-Signal RAM——单口存储器

二、存储器有哪些主要技术指标

存储器是具有“记忆”功能的设备，它用具有两种稳定状态的物理器件来表示二进制数码“0”和“1”，这种器件称为记忆元件或记忆单元。记忆元件可以是磁芯，半导体触发器、MOS电路或电容器等。位(bit)是二进制数的最基本单位，也是存储器存储信息的最小单位，8位二进制数称为一个字节(Byte)，可以由一个字节或若干个字节组成一个字(Word)在PC机中一般认为1个或2个字节组成一个字。若干个忆记单元组成一个存储单元，大量的存储单元的集合组成一个存储体(MemoryBank)。为了区分存储体内的存储单元，必须将它们逐一进行编号，称为地址。地址与存储单元之间一一对应，且是存储单元的唯一标志。应注意存储单元的地址和它里面存放的内容完全是两回事。

根据存储器在计算机中处于不同的位置，可分为主存储器和辅助存储器。在主机内部，直接与CPU交换信息的存储器称主存储器或内存储器。在执行期间，程序的数据放在主存储器内。各个存储单元的内容可通过指令随机读写访问的存储器称为随机存取存储器(RAM)。另一种存储器叫只读存储器(ROM)，里面存放一次性写入的程序或数据，仅能随机读出。RAM和ROM共同分享主存储器的地址空间。RAM中存取的数据掉电后就会丢失，而掉电后ROM中的数据可保持不变。因为结构、价格原因，主存储器的容量受限。为满足计算的需要而采用了大容量的辅助存储器或称外存储器，如磁盘、光盘等。存储器的特性由它的技术参数来描述。

存储容量：存储器可以容纳的二进制信息量称为存储容量。一般主存储器(内存)容量在几十K到几十M字节左右；辅助存储器(外存)在几百K到几千M字节。

存取周期：存储器的两个基本操作为读出与写入，是指将信息在存储单元与存储寄存器(MDR)之间进行读写。存储器从接收读出命令到被读出信息稳定在MDR的输出端为止的时间间隔，称为取数时间TA；两次独立的存取操作之间所需的最短时间称为存储周期TMC。半导体存储器的存取周期一般为60ns-100ns。

存储器的可靠性：存储器的可靠性用平均故障间隔时间MTBF来衡量。MTBF可以理解为两次故障之间的平均时间间隔。MTBF越长，表示可靠性越高，即保持正确工作能力越强。

性能价格比：性能主要包括存储器容量、存储周期和可靠性三项内容。性能价格比是一个综合性指标，对于不同的存储器有不同的要求。对于外存储器，要求容量极大，而对缓冲存储器则要求速度非常快，容量不一定大。因此性能/价格比是评价整个存储器系统很重要的指标。

三、SDARM能成为下一代内存的主流吗？

快页模式(FPM)DRAM的黄金时代已经过去。随着高效内存集成电路的出现和为优化Pentium芯片运行效能而设计的INTEL HX、VX等核心逻辑芯片组的支持，人们越来越倾向于采用扩展数据输出(EDO)DRAM。EDO DRAM采用一种特殊的内存读出电路控制逻辑，在读写一个地址单元时，同时启动下一个连续地址单元的读写周期。从而节省了重选地址的时间，使存储总线的速率提高到40MHz。也就是说，与快页内存相比，内存性能提高了将近15%～30%，而其制造成本与快页内存相近。但是EDO内存也只能辉煌一时，其称霸市场的时间将极为短暂。不久以后市场上主流CPU的主频将高达200MHz以上。为优化处理器运行效能，总线时钟频率至少要达到66MHz以上。多媒体应用程序以及Windows 95和Windows NT操作系统对内存的要求也越来越高，为缓解瓶颈，只有采用新的内存结构，以支持高速总线时钟频率，而不至于插入指令等待周期。这样，为适应下一代主流CPU的需要，在理论上速度可与CPU频率同步，与CPU共享一个时钟周期的同步DRAM(SYNCHRONOUS DRAMS)即SDRAM(注意和用作CACHE的SRAM区别，SRAM的全写是Static RAM即静态RAM，速度虽快，但成本高，不适合做主存)应运而生，与其它内存结构相比，性能\价格比最高，势必将成为内存发展的主流。

SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据的同时，另一个已准备好读写数据。通过两个存储阵列的紧密切换，读取效率得到成倍提高。去年推出的SDRAM最高速度可达100MHz，与中档Pentium同步，存储时间高达5～8ns，可将Pentium系统性能提高140%，与Pentium 100、133、166等每一档次只能提高性能百分之几十的CPU相比，换用SDRAM似乎是更明智的升级策略。在去年初许多DRAM生产厂家已开始上市4MB×4和2MB×8的16MB SDRAM内存条，但其成本较高。现在每一个内存生产厂家都在扩建SDRAM生产线。预计到今年底和1998年初，随着64M SDRAM内存条的大量上市，SDRAM将占据主导地位。其价格也将大幅下降。

但是SDRAM的发展仍有许多困难要加以克服，其中之一便是主板核心逻辑芯片组的限制。VX芯片组已开始支持168线SDRAM，但一般VX主板只有一条168线内存槽，最多可上32M SDRAM，而简洁高效的HX主板则不支持SDRAM。预计下一代Pentium主板芯片组TX将更好的支持SDRAM。Intel最新推出的下一代Pentium主板芯片组TX将更好的支持SDRAM。

SDRAM不仅可用作主存，在显示卡专用内存方面也有广泛应用。对显示卡来说，数据带宽越宽，同时处理的数据就越多，显示的信息就越多，显示质量也就越高。以前用一种可同时进行读写的双端口视频内存(VRAM)来提高带宽，但这种内存成本高，应用受很大限制。因此在一般显示卡上，廉价的DRAM和高效的EDO DRAM应用很广。但随着64位显示卡的上市，带宽已扩大到EDO DRAM所能达到的带宽的极限，要达到更高的1600×1200的分辨率，而又尽量降低成本，就只能采用频率达66MHz、高带宽的SDRAM了。SDRAM也将应用于共享内存结构(UMA)——一种集成主存和显示内存的结构。这种结构在很大程度上降低了系统成本，因为许多高性能显示卡价格高昂，就是因为其专用显示内存成本极高，而UMA技术将利用主存作显示内存，不再需要增加专门显示内存，因而降低了成本。

四、什么是Flash Memory存储器

介绍关于闪速存储器有关知识近年来，发展很快的新型半导体存储器是闪速存储器(Flash Memory)。它的主要特点是在不加电的情况下能长期保持存储的信息。就其本质而言，Flash Memory属于EEPROM(电擦除可编程只读存储器)类型。它既有ROM的特点，又有很高的存取速度，而且易于擦除和重写，功耗很小。目前其集成度已达4MB，同时价格也有所下降。由于Flash Memory的独特优点，如在一些较新的主板上采用Flash ROM BIOS，会使得BIOS升级非常方便。Flash Memory可用作固态大容量存储器。目前普遍使用的大容量存储器仍为硬盘。硬盘虽有容量大和价格低的优点，但它是机电设备，有机械磨损，可靠性及耐用性相对较差，抗冲击、抗振动能力弱，功耗大。因此，一直希望找到取代硬盘的手段。由于Flash Memory集成度不断提高，价格降低，使其在便携机上取代小容量硬盘已成为可能。目前研制的Flash Memory都符合PCMCIA标准，可以十分方便地用于各种便携式计算机中以取代磁盘。当前有两种类型的PCMCIA卡，一种称为Flash存储器卡，此卡中只有Flash Memory芯片组成的存储体，在使用时还需要专门的软件进行管理。另一种称为Flash驱动卡，此卡中除Flash芯片外还有由微处理器和其它逻辑电路组成的控制电路。它们与IDE标准兼容，可在DOS下象硬盘一样直接操作。因此也常把它们称为Flash固态盘。Flash Memory不足之处仍然是容量还不够大，价格还不够便宜。因此主要用于要求可靠性高，重量轻，但容量不大的便携式系统中。在586微机中已把BIOS系统驻留在Flash存储器中。

五、RAM是如何工作的

实际的存储器结构由许许多多的基本存储单元排列成矩阵形式，并加上地址选择及读写控制等逻辑电路构成。当CPU要从存储器中读取数据时，就会选择存储器中某一地址，并将该地址上存储单元所存储的内容读走。早期的DRAM的存储速度很慢，但随着内存技术的飞速发展，随后发展了一种称为快速页面模式(Fast Page Mode)的DRAM技术，称为FPDRAM。FPM内存的读周期从DRAM阵列中某一行的触发开始，然后移至内存地址所指位置的第一列并触发，该位置即包含所需要的数据。第一条信息需要被证实是否有效，然后还需要将数据存至系统。一旦发现第一条正确信息，该列即被变为非触发状态，并为下一个周期作好准备。这样就引入了“等待状态”，因为在该列为非触发状态时不会发生任何事情(CPU必须等待内存完成一个周期)。直到下一周期开始或下一条信息被请求时，数据输出缓冲区才被关闭。在快页模式中，当预测到所需下一条数据所放位置相邻时，就触发数据所在行的下一列。下一列的触发只有在内存中给定行上进行顺序读操作时才有良好的效果。从50纳秒FPM内存中进行读操作，理想化的情形是一个以6-3-3-3形式安排的突发式周期(6个时钟周期用于读取第一个数据元素，接下来的每3个时钟周期用于后面3个数据元素)。第一个阶段包含用于读取触发行列所需要的额外时钟周期。一旦行列被触发后，内存就可以用每条数据3个时钟周期的速度传送数据了。FP RAM虽然速度有所提高，但仍然跟不上新型高速的CPU。很快又出现了EDO RAM和SDRAM等新型高速的内存芯片。

如果您觉得内容对您有所帮助，请不要吝啬您的关注、转发、点赞。

有更多想了解的内容可以留言告诉我们~

【找到我们】

▼