如何计算解耦系数（干货耦合与退耦）

1、耦合与退耦什么是耦合电容？什么是去耦电路？，下面我们就来聊聊关于如何计算解耦系数?接下来我们就一起去了解一下吧!

如何计算解耦系数

1、耦合与退耦

什么是耦合电容？什么是去耦电路？

耦合指信号由第一级向第二级传递的过程，一般不加注明时往往是指交流耦合。

退耦是指对电源采取进一步的滤波措施，去除两级间信号通过电源互相干扰的影响。耦合常数是指耦合电容值与第二级输入阻抗值乘积对应的时间常数。

退耦有三个目的：

1.将电源中的高频纹波去除，将多级放大器的高频信号通过电源相互串扰的通路切断；

2.大信号工作时，电路对电源需求加大，引起电源波动，通过退耦降低大信号时电源波动对输入级/高电压增益级的影响；

3.形成悬浮地或是悬浮电源，在复杂的系 统中完成各部分地线或是电源的协调匹 有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。

干扰的耦合方式 ：

干扰源产生的干扰信号是通过一定的耦合通道对电控系统发生电磁干扰作用的。干扰的耦合方式无非是通过导线、空间、公共线等作用在电控系统上。

所谓噪声其实就是电源的波动，电源波动来自于两个方面：电源本身的波动，负载对电流需求变化和电源系统相应能力的差别带来的电压波动。

而去藕和旁路电容都是相对负载变化引起的噪声来说。所以他们两个没有必要做区分。

而且实际上电容值的大小，数量也是有理论根据可循的，如果随意选择，可能会在某些情况下遇到去藕电容（旁路）和分布参数发生自激振荡的情况。

所以真正意义上的去藕和旁路都是根据负载和供电系 统的实际情况来说的。没有必要去做区分，也没有本质区别。

电容是板卡设计中必用的元件，其品质的好坏已经成为我们判断板卡质量的一个很重要的方面。

电容的功能和表示方法

1

由两个金属极，中间夹有绝缘介质构成。电容的特性主要是隔直流通交流，因此多用于级间耦合、滤波、去耦、旁路及信号调谐。电容在电路中用“C”加数字表示，比如C8，表示在电路中编号为8的电容。

电容的分类

2

电容按介质不同分为：气体介质电容，液体介质电容，无机固体介质电容，有机固体介质电容电解电容。

按极性分为：有极性电容和无极性电容。按结构可分为：固定电容，可变电容，微调电容。

电容的容量

3

电容容量表示能贮存电能的大小。电容对交流信号的阻碍作用称为容抗，容抗与交流信号的频率和电容量有关，容抗XC=1/2πf c (f表示交流信号的频率，C表示电容容量)。

电容的容量单位和耐压

4

电容的基本单位是F（法），其它单位还有：毫法（mF）、微法（uF）、纳法（nF）、皮法（pF）。

由于单位F 的容量太大，所以我们看到的一般都是μF、nF、pF的单位。换算关系：1F＝1000000μF，1μF=1000nF=1000000pF。

每一个电容都有它的耐压值，用V表示。一般无极电容的标称耐压值比较高有：63V、100V、160V、250V、400V、600V、1000V等。

有极电容的耐压相对比较低，一般标称耐压值有：4V、6.3V、10V、16V、25V、35V、50V、63V、80V、100V、220V、400V等。

电容的标注方法和容量误差

5

电容的标注方法分为：直标法、色标法和数标法。对于体积比较大的电容，多采用直标法。如果是0.005，表示0.005uF=5nF。如果是5n，那就表示的是5nF。

数标法：一般用三位数字表示容量大小，前两位表示有效数字，第三位数字是10的多少次方。

如：102表示10x10x10 PF=1000PF，203表示20x10x10x10 PF。 \n\n色标法，沿电容引线方向，用不同的颜色表示不同的数字，第一、二种环表示电容量，第三种颜色表示有效数字后零的个数（单位为pF）。颜色代表的数值为：黑=0、棕=1、红=2、橙=3、黄=4、绿=5、蓝=6、紫=7、灰=8、白=9。

电容容量误差用符号F、G、J、K、L、M来表示，允许误差分别对应为±1%、±2%、±5%、±10%、±15%、±20%。

电容的正负极区分和测量。

6

电容上面有标志的黑块为负极。在PCB上电容位置上有两个半圆，涂颜色的半圆对应的引脚为负极。也有用引脚长短来区别正负极长脚为正，短脚为负。

当我们不知道电容的正负极时，可以用万用表来测量。电容两极之间的介质并不是绝对的绝缘体，它的电阻也不是无限大，而是一个有限的数值，一般在1000兆欧以上。

电容两极之间的电阻叫做绝缘电阻或漏电电阻。只有电解电容的正极接电源正（电阻挡时的黑表笔），负端接电源负（电阻挡时的红表笔）时，电解电容的漏电流才小（漏电阻大）。反之，则电解电容的漏电流增加（漏电阻减小）。

这样，我们先假定某极为“ ”极，万用表选用R*100或R*1K挡，然后将假定的“ ”极与万用表的黑表笔相接，另一电极与万用表的红表笔相接，记下表针停止的刻度（表针靠左阻值大），对于数字万用表来说可以直接读出读数。然后将电容放电（两根引线碰一下），然后两只表笔对调，重新进行测量。

两次测量中，表针最后停留的位置靠左（或阻值大）的那次，黑表笔接的就是电解电容的正极。 \n\n⑦电容使用的一些经验及来四个误区。

一些经验：

在电路中不能确定线路的极性时，建议使用无极电解电容。

通过电解电容的纹波电流不能超过其充许范围。如超过了规定值，需选用耐大纹波电流的电容。

电容的工作电压不能超过其额定电压。在进行电容的焊接的时候，电烙铁应与电容的塑料外壳保持一定的距离，以防止过热造成塑料套管破裂。

并且焊接时间不应超过10秒，焊接温度不应超过260摄氏度。

四个误区：

●电容容量越大越好。

很多人在电容的替换中往往爱用大容量的电容。我们知道虽然电容越大，为IC提供的电流补偿的能力越强。且不说电容容量的增大带来的体积变大，增加成本的同时还影响空气流动和散热。

关键在于电容上存在寄生电感，电容放电回路会在某个频点上发生谐振。在谐振点，电容的阻抗小。因此放电回路的阻抗最小，补充能量的效果也最好。

但当频率超过谐振点时，放电回路的阻抗开始增加，电容提供电流能力便开始下降。

电容的容值越大，谐振频率越低，电容能有效补偿电流的频率范围也越小。

从保证电容提供高频电流的能力的角度来说，电容越大越好的观点是错误的，一般的电路设计中都有一个参考值的。

●同样容量的电容，并联越多的小电容越好，耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数，对于ESR自然是越低越好。

ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候，容量越大，ESR越低。

在板卡计中采用多个小电容并连多是出与PCB空间的限制，这样有的人就认为，越多的并联小电阻，ESR越低，效果越好。

理论上是如此，但是要考虑到电容接脚焊点的阻抗，采用多个小电容并联，效果并不一定突出。

●ESR越低，效果越好。

结合我们上面的提高的供电电路来说，对于输入电容来说，输入电容的容量要大一点。

相对容量的要求，对ESR的要求可以适当的降低。因为输入电容主要是耐压，其次是吸收MOSFET的开关脉冲。

对于输出电容来说，耐压的要求和容量可以适当的降低一点。ESR的要求则高一点，因为这里要保证的是足够的电流通过量。

但这里要注意的是ESR并不是越低越好，低ESR电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。

板卡设计中，这里一般有一个参考值，此作为元件选用参数，避免消振电路而导致成本的增加。

●好电容代表着高品质。

“唯电容论”曾经盛极一时，一些厂商和媒体也刻意的把这个事情做成一个卖点。

在板卡设计中，电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更稳定的产品一样，一味的采用高价电容，不一定能做出好产品。

衡量一个产品，一定要全方位多角度的去考虑，切不可把电容的作用有意无意的夸大。

2、上拉与下拉

上拉电阻：

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，才能使用。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑：以上三点,通常在1k到10k之间选取，对下拉电阻也有类似道理 。

对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3． 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4． 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

下拉电阻的设定的原则和上拉电阻是一样的。

OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。

选上拉电阻时：

500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。

当输出高电平时，忽略管子的漏电流，两输入口需200uA。

200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列。

设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理。

一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）。

【如果你喜欢EDA365的文章，记得关注和点赞哦！】

,