阻抗匹配分为哪几类（什么是阻抗匹配）

来源：STHSF 的 csdn blog

什么是阻抗？

具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。阻抗常用Z表示。阻抗由电阻、感抗和容抗三者组成，但不是三者简单相加。如果三者是串联的，又知道交流电的频率f、电阻R、电感L和电容C，那么串联电路的阻抗

阻抗的单位是欧。

对于一个具体电路，阻抗不是不变的，而是随着频率变化而变化。在电阻、电感和电容串联电路中，电路的阻抗一般来说比电阻大。也就是阻抗减小到最小值。在电感和电容并联电路中，谐振的时候阻抗增加到最大值，这和串联电路相反。

阻抗匹配在高频设计中是一个常用的概念，这篇文章对这个“阻抗匹配”进行了比较好的解析。回答了什么是阻抗匹配。

阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。

大体上，阻抗匹配有两种，一种是透过改变阻抗力（lumped-circuit matching），另一种则是调整传输线的波长（transmission line matching）。

要匹配一组线路，首先把负载点的阻抗值，除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。

改变阻抗力

把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。

调整传输线

由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配。

阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。高速 PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字，一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为100欧姆，只是取个整而已，为了匹配方便。

阻抗从字面上看就与电阻不一样，其中只有一个阻字是相同的，而另一个抗字呢？简单地说，阻抗就是电阻加电抗，所以才叫阻抗；周延一点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电的世界中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。电阻小的物质称作良导体，电阻很大的物质称作非导体，而最近在高科技领域中称的超导体，则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗，意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样是奥姆，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位角度的问题，具有向量上的关系式，因此才会说：阻抗是电阻与电抗在向量上的和。

阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。

在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。

当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。

一、阻抗匹配的研究

在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。例如我们在系统中设计中，很多采用的都是源段的串连匹配。对于什么情况下需要匹配，采用什么方式的匹配，为什么采用这种方式。

例如：差分的匹配多数采用终端的匹配；时钟采用源段匹配；

1、串联终端匹配

串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射.

串联终端匹配后的信号传输具有以下特点：

A、由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播；

B、信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。

C、反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同；

D、负载端反射信号向源端传播，到达源端后被匹配电阻吸收；？

E、反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。

相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。

选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。

链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。否则，接到传输线中间的负载接受到的波形就会象图3.2.5中C点的电压波形一样。可以看出，有一段时间负载端信号幅度为原始信号幅度的一半。显然这时候信号处在不定逻辑状态，信号的噪声容限很低。

串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗；而且只需要一个电阻元件。

2、并联终端匹配

并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

并联终端匹配后的信号传输具有以下特点：

A 驱动信号近似以满幅度沿传输线传播；

B 所有的反射都被匹配电阻吸收；

C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。

在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则R值为50Ω。如果信号的高电平为5V，则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。

双电阻形式的并联匹配，也被称作戴维南终端匹配，要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：

⑴、两电阻的并联值与传输线的特征阻抗相等；

⑵、与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；

⑶、与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。

并联终端匹配优点是简单易行；显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关？；双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外，单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用，而双电阻方式需要两个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。

当然还有：AC终端匹配； 基于二极管的电压钳位等匹配方式。

二、将讯号的传输看成软管送水浇花

2.1、数位系统之多层板讯号线（Signal Line）中，当出现方波讯号的传输时，可将之假想成为软管（hose）送水浇花。一端于手握处加压使其**水柱，另一端接在水龙头。当握管处所施压的力道恰好，而让水柱

的射程正确洒落在目标区时，则施与受两者皆欢而顺利完成使命，岂非一种得心应手的小小成就？

2.2、然而一旦用力过度水注射程太远，不但腾空越过目标浪费水资源，甚至还可能因强力水压无处宣泄，以致往来源反弹造成软管自龙头上的挣脱!不仅任务失败横生挫折，而且还大捅纰漏满脸豆花呢！

2.3、反之，当握处之挤压不足以致射程太近者，则照样得不到想要的结果。过犹不及皆非所欲，唯有恰到好处才能正中下怀皆大欢喜。

2.4、上述简单的生活细节，正可用以说明方波（Square Wave）讯号（Signal）在多层板传输线（Transmission Line，系由讯号线、介质层、及接地层三者所共同组成）中所进行的快速传送。此时可将传输线（常见者有同轴电缆Coaxial Cable，与微带线Microstrip Line或带线Strip Line等）看成软管，而握管处所施加的压力，就好比板面上“接受端”（Receiver）元件所并联到Gnd的电阻器一般，可用以调节其终点的特性阻抗（Characteristic Impedance），使匹配接受端元件内部的需求。

三、传输线之终端控管技术（Termination）

3.1、由上可知当“讯号”在传输线中飞驰旅行而到达终点，欲进入接受元件（如CPU或Meomery等大小不同的IC）中工作时，则该讯号线本身所具备的“特性阻抗”，必须要与终端元件内部的电子阻抗相互匹配才行，如此才不致任务失败白忙一场。用术语说就是正确执行指令，减少杂讯干扰，避免错误动作”。一旦彼此未能匹配时，则必将会有少许能量回头朝向“发送端”反弹，进而形成反射杂讯（Noise）的烦恼。

3.2、当传输线本身的特性阻抗（Z0）被设计者订定为28ohm时，则终端控管的接地的电阻器（Zt）也必须是28ohm，如此才能协助传输线对Z0的保持，使整体得以稳定在28 ohm的设计数值。也唯有在此种Z0=Zt的匹配情形下，讯号的传输才会最具效率，其“讯号完整性”（Signal Integrity，为讯号品质之专用术语）也才最好。

四、特性阻抗（Characteristic Impedance）

4.1、当某讯号方波，在传输线组合体的讯号线中，以高准位（High Level）的正压讯号向前推进时，则距其最近的参考层（如接地层）中，理论上必有被该电场所感应出来的负压讯号伴随前行（等于正压讯号反向的回归路径 Return Path），如此将可完成整体性的回路（Loop）系统。该“讯号”前行中若将其飞行时间暂短加以冻结，即可想象其所遭受到来自讯号线、介质层与参考层等所共同呈现的瞬间阻抗值（Instantanious Impedance），此即所谓的“特性阻抗”。 是故该“特性阻抗”应与讯号线之线宽（w）、线厚（t）、介质厚度（h）与介质常数（Dk）都扯上了关系。

4.2、阻抗匹配不良的后果

由于高频讯号的“特性阻抗”（Z0）原词甚长，故一般均简称之为“阻抗”。读者千万要小心，此与低频AC交流电（60Hz）其电线（并非传输线）中，所出现的阻抗值（Z）并不完全相同。数位系统当整条传输线的Z0都能管理妥善，而控制在某一范围内（±10﹪或 ±5﹪）者，此品质良好的传输线，将可使得杂讯减少，而误动作也可避免。 但当上述微带线中Z0的四种变数（w、t、h、 r）有任一项发生异常，例如讯号线出现缺口时，将使得原来的Z0突然上升（见上述公式中之Z0与W成反比的事实），而无法继续维持应有的稳定均匀（Continuous）时，则其讯号的能量必然会发生部分前进，而部分却反弹反射的缺失。如此将无法避免杂讯及误动作了。例如浇花的软管突然被踩住，造成软管两端都出现异常，正好可说明上述特性阻抗匹配不良的问题。

4.3、阻抗匹配不良造成杂讯

上述部分讯号能量的反弹，将造成原来良好品质的方波讯号，立即出现异常的变形（即发生高准位向上的Overshoot，与低准位向下的Undershoot，以及二者后续的Ringing）。此等高频杂讯严重时还会引发误动作，而且当时脉速度愈快时杂讯愈多也愈容易出错。

那么是否什么时候都要考虑阻抗匹配？

在普通的宽频带放大器中，因为输出阻抗为50Ω，所以需要考虑在功率传输电路中进行阻抗匹配。但是，实际上当电缆的长度对于信号的波长来说可以忽略不计时，就勿需阻抗匹配的。

考虑信号频率为1MHz，其波长在空气中为300m，在同轴电缆中约为200m。在通常使用的长度为1m左右的同轴电缆中，是在完全可忽略的范围之内。（图H）

如果存在阻抗，那么在阻抗上就会产生功率消耗，所以不做阻抗匹配其结果就会使放大器的输出功率发生无用的浪费。（图J）

解析“特征阻抗”

近年来，高速设计领域一个越来越重要也是越来越为设计工程师所关注议题就是受控阻抗的电路板设计以及电路板上互联线的特征阻抗。然而，对于非电子的设计工程师来说，这也是一个最容易混淆也最不直观的问题。甚至很多的电子设计工程师对此也同样感到困惑。这篇资料将对特征阻抗作一个简要而直观的介绍，希望帮助大家了解传输线最基本的品质。

什么是传输线？

什么是传输线？两个具有一定长度的导体就构成传输线。其中的一个导体成为信号传播的通道，而另外的一个导体则构成信号的返回通路（在这里我们提到信号的返回通路，实际上就是大家通常理解的地，但是为了叙述的方便，暂且忘掉地这一概念。）。在一个多层的电路板设计中，每一个PCB互联线都构成传输线中的一个导体，该传输线都将临近的参考平面作为传输线的的第二个导体或者叫做信号的返回通路。什么样的PCB互联线是一个好的传输线呢？通常如果在同一个PCB互联线上特征阻抗处处保持一致，这样的传输线就成为高质量的传输线。什么样的电路板叫做受控阻抗的电路板？受控阻抗的电路板是指PCB板上所有传输线的特征阻抗符合统一的目标规范，通常是指所有传输线的特征阻抗的值在25Ω到70Ω之间。

从信号的角度来考察

考虑特征阻抗最行之有效的办法是考察信号沿着传输线传播时信号本身看到了什么。为简化问题的讨论起见，假定传输线为微波传输带（microstrip）类型，并且信号沿传输线传播时传输线各处的横断面保持一致。

给该传输线加入幅度为1V的阶跃信号。阶跃信号是一个1V的电池，由前端接入，分别连接在信号线和返回通路之间。在接通电池的瞬间，信号电压波形将以光速在电介质中行进，速度通常约为6英寸/ns（信号为什么行进如此快速，而不是接近电子传播的速度大约1cm/s，这是另外一个话题，这里不做进一步介绍）。当然在这里信号仍然具有常规的定义，信号定义为信号线与返回通路上的电压差，总是通过测量传输线上任何一点与之临近的信号返回通路之间的电压差值来获得。

信号沿传输线方向以6英寸/ns的速度向前传输。在传输的过程中信号会遇到什么样的情况呢？在最开始的10ps时间间隔内，信号沿传输线方向行进了0.06英寸的距离。假定锁定时间在这一时刻，来考虑传输线发生的情况。在行进的这一段距离上，信号的传输为这一段传输线和相应临近的信号返回通道之间建立起了稳定的幅度为1V的常量信号。这意味着在行进的这一段传输线和对应的返回路径上已经积聚起了额外的正电荷和额外的负电荷来建立这一稳定的电压。也正是这些电荷的差异在这两个导体之间建立并维持了一个稳定的1 V 电压信号，而导体之间稳定的电压信号就为两个导体之间建立了一个电容。

传输线**于这一时刻信号波前后面的传输线段并不清楚会有信号要传播过来，因而仍然维持信号线同返回通路之间的电压为零。在接下来的10ps时间间隔内，信号又会沿传输线行进一定的距离，信号继续传播的结果是又会在另一段长度为0.06英寸的传输线段同对应的信号返回通路之间的建立起 1V的信号电压。而为了做到这一点，必须为信号线注入一定量的正电荷，同时为信号的返回通路注入同等数量的负电荷。信号沿传输线每传播0.06英寸的长度，都会有更多的正电荷注入该信号线，也会有更多的负电荷注入信号返回通路。每隔10ps时间间隔，就会有另外一段传输线被充电到1 V，同时信号也会沿传输线方向继续向前传播。

这些电荷从何而来？答案是来自信号源，也就是我们用来提供阶跃信号、连接在传输线前端的电池。随着信号在传输线上的传播，信号不断地为传播经过的传输线段充电，确保信号传输过程中所到之处信号线与返回路径之间建立并维持起1 V的电压。每隔10ps时间间隔，信号会在传输线上传播一定的距离，并且从电源系统中汲取一定数量的电荷δQ。电池在一段时间间隔δt内的向外提供一定数量的电荷δQ，就形成了恒定的信号电流。正的电流会从电池流入信号线，而与此同时同样大小的负电流会流经信号的返回路径。

流经信号返回通路的负电流同流入信号线的正电流大小完全一致。而且，就在信号波前的位置，AC电流流经由信号线和信号返回通路构成的电容，完成了信号环路。

传输线的特征阻抗

从电池的角度来看，一旦设计工程师将电池的引线连入传输线的前端，就总有一个常量值的电流从电池中流出，并且保持电压信号的稳定不变。也许有人会问，是什么样的电子元器件具有这样的行为？加入恒定不变的电压信号时会维持恒定不变的电流值，当然是电阻。

而对电池来说，信号沿传输线向前传播时，每隔10ps时间间隔，会新增加0.06英寸的传输线段被充电至1V，从电池中获得的新增加的电荷确保从电池中维持一个稳定的电流，从电池吸收恒定的电流，传输线就等同于一个电阻，并且阻值恒定。我们称之为传输线的浪涌阻抗。

同样，当信号沿传输线向前传播时，每传播一定的距离，信号会不断地探查信号线的电环境，并且试图确定信号进一步向前传播时的阻抗。一旦信号已经加入到传输线上并且沿传输线向前传播，信号本身就一直在考查到底需要多大的电流来充电10ps 时间间隔内所传播的传输线长度，并保持将这一部分的传输线段充电到1V。这正是我们要分析的瞬间阻抗值。

从电池本身的角度来看，如果信号以恒定的速度沿传输线方向传播，而且假定传输线具有一致的横断面，那么信号每传播一个固定的长度（比如10ps时间间隔内信号传播的距离），那么需要从电池中获取同等数量的电荷来确保将这一段传输线充电到同样的信号电压。信号每传播一个固定的距离，都会从电池获取同样的电流，并且保持信号电压一致，在信号传播过程中，传输线上各处的瞬间阻抗都是一致的。

信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值。如果信号沿传输线在传播的过程当中，任何时候信号看到的特征阻抗都保持一致的话，那么这样的传输线就称为受控阻抗的传输线。

传输线特征阻抗是设计中最重要的因素

传输线的瞬间阻抗或者是特征阻抗是影响信号品质的最重要的因素。如果信号传播过程中，相邻的信号传播间隔之间阻抗保持一致，那么信号就可以十分平稳地向前传播，因而情况变得十分简单。如果相邻的信号传播间隔之间存在差异，或者说阻抗发生了改变，信号中能量的一部分就会往回反射，信号传输的连续性也会被破坏。

为了确保最佳的信号质量，信号互联设计的目标就是要确保信号在传输过程中看到的阻抗尽可能地保持恒定不变。这里主要是指要保持传输线的特征阻抗为常量。所以设计生产制造受控阻抗的PCB板就变得越来越重要。而至于任何其它的设计诀窍诸如最小化金手指长度、终端匹配、菊花链连接或者是分支连接等等都是为了确保信号能够看到一致的瞬间阻抗。

特征阻抗的计算

从上述简单的模型中我们可以推算出特征阻抗的值，即信号在传输过程中看到的瞬间阻抗的值。信号在每一个传播间隔里看到的阻抗Z有同基本的关于阻抗的定义一致

Z=V/I

这里的电压V是指加入到传输线上的信号电压，而电流I是指在每一个时间间隔δt内从电池中得到的电荷总量δQ，所以

I=δQ/δt

流入传输线中的电荷（这些电荷最终来自信号源），用于将信号在传播过程中新增的信号线与返回通路之间构成的电容δC充电至电压V，所以

δQ=VδC

我们可以将信号在传播过程中每行进一定的距离而导致的电容同传输线单位长度上的电容值CL以及信号在传输线上传播的速度U联系起来。同时信号传播的距离是速度U乘以时间间隔δt。所以

δC= CL U δt

将以上所有的等式结合起来，我们可以推导出来瞬间阻抗为：

Z=V/I=V/（δQ/δt）=V/（VδC/δt）=V/（V CL U δt /δt）=1/（CL U）

可以看到瞬间阻抗同单位传输线长度上的电容值以及信号传输的速度有关。同样也可以人为这就是传输线特征阻抗的定义。为了将特征阻抗从实际阻抗Ｚ中区分开来，特意为特征阻抗加入一个下标０，从上面的推导中已经得到了信号传输线的特征阻抗：

Ｚ０＝１／（CL U）

如果传输线上单位长度的电容值以及信号在传输线上传播的速度保持为常量，那么该传输线就在其长度范围内具有恒定不变的特征阻抗，这样的传输线就称之为受控阻抗的传输线。

从以上简要的说明中看出，关于电容的一些直观的认识可以同新发现的特征阻抗的直观的认识联系起来。换句话说，如果把PCB中的信号连线拓宽，那么传输线单位长度上的电容值就会增大，而传输线的特征阻抗就可以降低。

耐人寻味的话题

经常可以听到有关传输线特征阻抗的一些混淆的说法。通过上面的分析知道，将信号源连接到传输线上之后，应该可以看到某一个值的传输线特征阻抗，举例来说５０Ω，然而如果将一个欧姆表同一段３英尺长的ＲＧ５８线缆连接时，测量到的阻抗却是无穷大。

问题的答案在于从任何传输线前端看过去的阻抗值是随时间变化的。如果测量线缆阻抗的时间短到可以和信号在线缆中来回往返一次的时间可以比拟时，你就可以测量到该线缆的浪涌阻抗或者又称为线缆的特征阻抗。然而如果等待足够的时间的话，就会有一部分能量反射回来并且为测量仪器检测到，这时就可以检测到阻抗的变化，通常情况下，在这一过程中，阻抗会来回变化，直到阻抗值达到一个稳定的状态：如果线缆的末端是开路，最终的阻抗值为无穷大，如果线缆的末端是短路，最终的阻抗值为零。

对于３英尺长的ＲＧ５８线缆来说，必须在小于３ns的时间间隔内完成阻抗的测量过程。这就是时域反射计（TDR）要完成的工作。TDR可以测量传输线的动态阻抗。如果需要花1s的时间间隔来测量３英尺长的ＲＧ５８线缆的阻抗，那么在这一段时间间隔内信号已经来回反**几百万次，那么你可能从阻抗的巨大的变动中得到完全不同的阻抗的值，最终得到的结果是无穷大，因为线缆的终端是开路。

推荐阅读：

关注EETOP公众号，后台输入 百宝箱，查看如下推荐文章

• 眼图形成理论研究（关于眼图的原理、基础知识及测量方法都在这里了！）

• 眼图——概念与测量

• 电源完整性的培训讲义

• 高速设计中的信号完整性和电源完整性分析

• 原来手机动态壁纸也能干扰GPS 5~7dB，本文给出了非常详细解决办法

• 高速设计中的信号完整性和电源完整性分析

• 40年经验的国际大师总结：信号完整性100条经验法则

• 干货！高级工程师信号完整性讲座

• 干货！高速设计讲义（设计方法、信号完整性、板级高速时序分析）

• 如何在 QFN 封装芯片的 PCB 设计上得到尽可能好的串扰性能

• 关于PCB布板时的某些必要思考

• 高速PCB之EMC 47原则

• SAR ADC PCB布局布线：参考路径

• 一次涉及EMC的debug过程

• DC/DC转换器的高密度印刷电路板（PCB）布局

• HDMI 设计指南：HDTV 接收机应用中高速PCB 的成功设计概述

• PCB布板去耦电容的摆放问题

• 浅谈PCB多层板设计时的EMI的规避技巧

• 浅谈PCB电磁场求解方法及仿真软件

• 关于接地的二三事

• 台湾高人图文解说S参数（基础篇）

• 台湾高人图文解说S参数（进阶篇）

• 高速差分过孔之间的串扰分析

• 汽车电子EMC设计测试基础（非常详细的PPT）

• 高速PCB之EMC 47原则

• 一次涉及emc的debug过程

点击阅读原文查看更多

,