2022年cpu排名（2022年PCCPU技术趋势）

来源：本文内容来自【mynavijp】，谢谢。

近日，媒体mynavi发布了个人电脑硬件技术趋势的“CPU技术趋势”。他们认为，英特尔终于在 2021 年底推出的 Alder Lake 上超越了 AMD 的锐龙 5000 系列。但2022 年很可能是 AMD 反击和英特尔追击的更强劲的一年。

2021年11月4日，几乎没有推出新产品的AMD以1.25亿美元的价格将其子公司Centaur Technology出售给了英特尔。这是来自TWSE（台湾证券交易所）的公告，AMD和英特尔均未就此事发布公告。

通过此次收购，英特尔将 Centaur Technologies 的员工（Centaur 的部分员工，并非全部）转移到了英特尔。与此同时，AMD继续拥有 Centaur 迄今为止开发的 IP 的权利。所以AMD可以继续销售AMD Nano 等，但事实上，已经不可能再开发新的核心了，AMD本身正在向基于 Arm 的解决方案业务转型，今后x86的新内核恐怕不会出现。

英特尔CPU

Alder Lake于2021年11月顺利发布。性能评测已经交付，性能足以将锐龙5000系列甩开。

话虽如此，也不能否认各种各样的勉强或者匆忙制作的感觉。从RMMA的分析来看，Front End的Decoder峰值为6条指令/cycle，实际也有5条指令/cycle(都是x86指令换算)，如果只看Decode Throughput的话，Alder Lake比Rocket Lake和Zen 3 IPC上升25%也不足为奇。但是实际的性能，例如在容易判断的地方看Dhrystone 1T的结果，确实说贵是贵不过即使这样也停留在10%左右的增长，感觉还有内部的瓶颈。RMMA的一些结果和Sandra的结果也显示出了这种倾向。比较容易判断的是Sandra的Inter-Thread Latency吧?怎么说呢，整体很慢。Local L2的访问也慢，经由L3的访问更慢。理由之一是采用了Hybrid Architecture，大概是E-Core方面的Latency拖了后腿，不过坦率地说，还有很多改进的余地。

此前在分析Intel的制程中提到，Intel 7肯定比14nm 好很多，但是晶体管密度没有我们想象的那么高，而且本身的工作频率上限和14nm 差别不大。Lake 有一种感觉，它是该框架内的最佳构图。从这个意义上讲，可以说Intel 7在下一个Raptor Lake中没有空间瞄准增加内核数量或提高运行频率。感觉就像 Alder Lake 是为在 Intel 7 框架内实现最高性能而设计的。

Alder Lake，在即将召开的CES上，估计会有追加SKU的发表。原本2021年11月发表的，如这里所示，只有Core i5/7/9，而且是无倍率锁定的K/KF。当然应该有无K的普通版SKU，或者降低TDP、用于省电的T SKU，面向酷睿i3和奔腾/赛扬的也有必要追加。

现在，关于这款酷睿 i3 及更低版本，有人谈论用台积电的 N5 来生产它。原因很简单：Intel 7的产能好像没那么高。正如我在这篇文章中所写的，2021 年第四季度出货的 K SKU 数量只有几十万。我不知道确切的点，因为英特尔仍然没有透露 Alder Lake（或 Wafer）的芯片尺寸，但 Rocket Lake 接近 220mm2。假设 Alder Lake 是 200 平方毫米，那么可以从一个 300 毫米晶圆上取出的芯片数量约为 300。即使Yield足够高，这也大约是几千片（如果你不擅长大约1000片？）。那么，如果收益率有点低，是在 2,000 左右吗？目前尚不清楚它在 2021 年 11 月发货时的制造和储存时间，但它可能仍处于每月数千件的数量级（不到 3,000 件）。如果我们一个月能生产 2000 件，我们将在 3 个月内生产 6,000 件。每片300片，这个数字是180万片，已经很接近“2022年第一季度末出货200万片”了，但实际上也有一些次品，所以多一点。3000片的产量，3个月9000片/270万片的产量，200万片 α的出货量都是现实的数字。

因此，3 个月内的 200万根本不是一个足够的数字。由于2021年全年数据还未出炉，以2021年第三季度的数据来看，CCG（Client Computing Group）销售额为96.64亿美元。当然，ASP的绝对金额并没有透露，但是例如Core i7-12700K的ASP如果在399美元到409美元之间，那么如果是400美元，即使总金额是Core i7-12700K，除非它售出大约 2400 万件，否则不会达到这个销售额...... 当然，考虑到 ASP 在现实中并没有那么贵（不会涨到 200 美元），如果不是 5000 万颗，就要量产数量接近它的芯片，而 Intel 7 的产量也不是一个数量级就足够了。不过Tiger Lake和Ice Lake-SP采用的10nm SuperFin工作频率不够，也没有回归14nm的计划。我认为结果是生产委托给 Alder Lake 的低端（Celeron-Core i3）级台积电。

本来Intel 7的规格几乎和台积电N7P差不多，换成N5，面积可以缩小45%，功耗可以降低20%，或者工作频率可以提高15%。原来，桤木湖电脑版除了8P 8E配置（图02）一个6C 0E配置，并且它似乎是这个6C 0E 32EU产品，是外包给台积电。简而言之，它是 Core i3 或更低版本。如果去掉两个P-Cores和所有E-Cores，那么即使你使用Intel 7，die的尺寸也大约是160mm2，如果把它移到N5，面积会减少45%，所以是100mm2。切割后大约为 90mm2。再推算出，一块300mm的晶圆可以得到700片以上的晶圆，预计芯片成本会下降到即使外包芯片成本也足够的地步。作为奖励，可以获得的件数也很大，比如每月生产10,000件可以保证700万件，每月可以保证2100万件。看来14nm代产品的订单很快就要取消了，但是订单的取消并不意味着马上停止出货，14nm代产品的出货还会持续一段时间，所以如果加上这个14nm（或10nm） Mobile），维持近5000万台的出货量应该不难（问题是台积电的N5能保证月产1万台吗？）。此次发布最早可能会在第一季度开始。

Mobile为2C 8E和6C 8E，GPU为96EU。A代表Atom，也就是E-Core

接下来是猛禽湖。事实上，Raptor Lake 的代号从去年开始就被曝光了。首先清楚显示的是SATA-IO产品列表页面，如下图所示。末尾有两个PCH，都是“代号Alder-Raptor Lake PCH-S SATA Controller”，说明Alder Lake和Raptor Lake的PCH是一样的。此后，信息源源不断地传来，猛禽湖的存在是十分确定的。

如前所述，Raptor Lake 预计将在台积电的 N3 上制造。有两个原因：

• Alder Lake 可以击败 Zen 3，但无法击败 Zen 4，后者已转移到台积电 N5。然而，英特尔 7 很难进一步提高性能。

• 由于Intel 4将在2023年上半年开始量产，产品推出时间可能早在2023年上半年，实际上可能要纠结到2023年下半年。Intel 4本身的表现如何还存在很大的不确定性，因此有进一步延迟的可能。这意味着，只要使用Intel 4，2023年后就能与Zen 4竞争的产品面世，比AMD快一年。这对市场不利。不过要加入Raptor Lake还是相当困难的，因为台积电N5已经装满了Alder Lake。

但是桤木湖能被猛禽湖完全取代吗？我认为这也很难。原因是台积电N3的容量。之前我在Process中介绍了服部武先生的文章，但是在AMD的骚扰之前，Intel没有足够的先进制程制造能力，如果需要的话，它想要Fab18B的全部产能。这将在 2024 年之后实现，届时英特尔目前在亚利桑那州建设的晶圆厂将投入运营。至少2022-2023年还要靠台积电。

但是，我个人对 N3 感到疑惑。那是因为，正如我之前在台积电制程中所解释的，N3 本身的量产预计在 2022 年第二季度开始，但预计除 Apple 之外的量产将转移到 2023 年。相反，似乎 N4 或 N4P 更有可能。但是，通过此类报告，可能会意外地保护它。

所以看起来 N3 将用于该过程，但到目前为止已经传输的关于其他配置的信息：

• 最大配置为P-Core x 8 E-Core x 16 24核，32线程。

• 支持 DDR4 / DDR5。最高支持 DDR5-5600。

• Alder Lake 和 SoCket 兼容

核心本身有点棘手，但基本上它似乎与Alder Lake的Golden Cove Gracemont没有太大区别。是不是有轻微的改善？相反，作为一个设计团队，要让为英特尔设计的内核与台积电的 N3 兼容需要大量的工作。

虽然不是确定的信息，但台积电工艺可能会在一定程度上降低功耗。此外，还有关于在封装侧安装DLVR（数字线性稳压器）的讨论。这是英特尔在 2021 年 7 月获得的专利中描述的一个故事，旨在通过在 CPU 封装中安装 FIVR（全集成电压调节器）或 DLVR 来提高供电效率。在专利中描述的例子中，有可能当 40A 的电流流过内核时，将功耗效率提高 25%（如下图）。这不是安装在Raptor Lake吗？这就是故事。

图注：效率上升到40A左右，但考虑到机制，效率在此之后稳步下降也就不足为奇了

但是，这个专利的意思是，当负载为中等时，原本驱动内核所需的电压与实际提供的电压之间存在不匹配，而这被片上稳压器所覆盖。一个防止不必要的电压增加的故事。出现不匹配的原因是PMIC（电源管理IC）在封装外，需要时间向CPU内核发出请求并根据负载改变电压。因此，CPU端总是要求比所需电压稍高的电压，即使需要突然升高电压，也是一种赚取余量的翻译，直到通过向PMIC发出请求反映为止。封装上的第二个电压调节器，可以快速提供接近所需电压的电压，无需不必要地要求更高的电压。因此，损耗将减少，功耗将减少高达 25%。但是，这对于出现电压波动的中等负载是有效的，但是在完全驱动时，没有电压变化，没有凹痕，并且电压始终处于最大设置，因此例如Photo04 70A的情况下，它可以看出改善率为0。从这个意义上说，它对移动很有用，虽然桌面可能对 T SKU 感到满意，但它对降低全功率 K SKU 的 TDP（或 PL1 或 PL2）毫无帮助。

最初，Intel在Haswell一代将FIVR集成到CPU封装中，在Skylake一代将其移除。这是因为片上 FIVR 可以有效地处理高功率，但在低功率时效率较低（主要是由于电感封装的限制）。AMD把这块区域划分了出来，实现了LDO稳压器，有点有意思的是两家公司的对应关系奇妙的不同。

言归正传，这款DLVR是否真的会安装在猛禽湖中，还是有点玄乎的。难怪实现了，但是是在采用台积电工艺的Raptor Lake实现的吗？这很神秘，我觉得我会在下一个流星湖做。

最后一个是流星湖，不过我还没说。但是，比如解码器说峰值6条指令/周期，而Sustained有5条指令/周期，但我期待一些改进，例如增加Sustained Decode指令的数量并降低Cache Latency。看起来不错。另外，这一代会是完整的模块配置，CPU Die、I/O Die、GPU Die都会和Foveros一起打包。

在这个封装公布时的幻灯片中，Intel 4被画成 CPU、PCH、GPU 三个芯片，但实际上，除了 CPU Tile、SoC Tile、GT Tile ，似乎有一个包含 PCIe 和 Thunderbolt 控制器的 IOE Tile。

但是，上图是针对移动设备的，而对于桌面设备，IOE Tile 可能会被省略。我想知道 CPU Tile，例如 P-Core Tile 和 E-Core Tile 是否会分开，但我似乎没有将其划分到那个程度。

同样是SoC Tile，不过有传言说GNA会在这一代Meteor Lake中被废除，取而代之的是英特尔收购的Movidius的AI核心。Intel GNA虽然拥有很高的性能/功耗比，但它的绝对处理性能相当低，所以即使你尝试通过Intel提供的OpenVINO来使用它，我也经常听到性能不足的声音。嗯，也有人说使用OpenVINO的应用程序不适合GNA，而是为了提升这方面的水平而不是加强GNA，而是已经广泛应用于Compute Stick等。Movidius核心也许我决定切换。

现在这个 Meteor Lake 本身被封装在 Foveros 中。如果看2021年12月11日英特尔发布的《英特尔突破推动摩尔定律超越2025》中的视频，使用Foveros的例子（图05）绝对是Meteor Lake，还有很多。据说可以组合各种尺寸的Tile（照片06）和组合各种尺寸的Tile（照片07）。Meteor Lake 是一种保守的配置，采取安全措施，因为它是第一代面向消费者的 Tile 配置处理器，而 Tile 的进一步细分可能是在 Meteor Lake 之后。

从左边开始解释CPU、I/O、GPU。

在这种情况下，例如P-Core和E-Core可能会分布到不同的Tile

为什么积木拼图感觉这么高？

正如 Process 中提到的，这个 Meteor Lake 是 Intel 3。然而，在这种Multi-Tile的情况下，“哪个是Intel 3制造的？”是个谜。例如，CPU Tile 和 GPU Tile 可能是 Intel 3，而 SoC Tile 和 IOE Tile 可能是 Intel 7。

AMD CPU

除了锐龙5000系列，还推出了锐龙5000G系列，2021年的阵容相当可观。虽然Alder Lake的推出夺走了最快处理器的位置，但据我前几天和Deep Dive确认，有一种强烈的感觉，它是x86处理器中最完整的处理器，具有4条指令/周期的处理能力。相反，无论您如何使用基于 Zen 3 的内核，都很难取得显着的性能提升。

这样一个基于Zen 3的Ryzen 5000系列，但很可能会在CES的时间发布额外的产品。是苏CEO在2021年6月COMPUTEX上宣布的搭载3D V-Cache的锐龙。

这将在多大程度上提高性能？那是因为不可避免地会出现“因应用而异”的略显蓬松的表情。一个提示是微软使用 Milan-X 的基准测试结果，它也有这个 3D V-Cache 。我想你应该看微软的博客有一系列的结果，但是在使用Ansys Fluent 2021 R1对14M元素的飞机进行流体分析的情况下，安装了没有3D V-Cache的Milan，与基础EPYC相比，的平均性能的改善是小于26％，并且最大的性能改善37％ 。不过这里需要注意的是，这个测试是在将虚拟机数量从1个改为16个的情况下运行的，最快的是8VM的情况。简而言之，fluid analysis是一个内存访问猛烈的翻译，但是L3对于1到4VM来说有点过分，反之对于16VM就不够了，所以最佳组合是8VM，所以总之，性能提升了事实证明，该速率取决于访问的内存量。相反，在NAMD（分子动力学模拟）的情况下，计算性能本身比内存访问更有效，性能提升最多只有3%。与提高IPC的情况不同，根据应用的不同，性能提升率会有很大差异。

在 Ryzen 的情况下，COMPUTEX talk 展示了在玩 Gears 5（照片 09）时 FPS 平均提高 15% 的示例，但即使如此，负载也很轻（尽管它可能是全高清）。事实证明180 fps 或 200 fps 还是比较轻的），所以看起来性能有所提升，因为内存访问频率比较高。那么较重的游戏（例如具有最大绘图选项的 4K 的 Metro Exodus Extreme）也会表现得如此好吗？是否说是值得怀疑的。作为一个应用，如果是视频编码/转码或者数码相机照片开发，性能提升是可以期待的，但是Office Workload对性能的提升有多大呢？我认为这与没有 3D V-Cache 的情况大致相同。我想在实际产品可用时检查此区域。

• 图：在这个场景中，提升率大约是11.9%

不过，这个带有3D V-Cache（Vermeer-X？）的威猛（Vermeer），我认为它可能只会停留在高端。我认为 Ryzen 9 将是安装的候选，但尚不清楚它会是什么样的产品名称。目前尚不清楚该产品是否会在 Ryzen 7 下提供，但我认为不太可能。

现在，当然，AMD 将在 2022 年推出不仅仅是带有 3D V-Cache 的 Zen 3。Zen 4 将在 2021 年底开始向特定客户发货评估机（但 EPYC）。既然是基于台积电N5，有着良好的记录，工艺问题不太可能发生，即使说能保证多少出货量，出货量本身也会比较扎实。不过目前还没有说兼容Raphael（Zen 4 base Ryzen代号）的主板，只是合作伙伴急于设计/制造，或者还有一些预览等。CES 上的案例。可能是，但似乎会在今年 5 月的 COMPUTEX 时机下坚定地推出。

现在，拉斐尔的特征

• 封装为 Socket AM5 (LGA1718)。然而，由于冷却器在机械上与 AM4 兼容，因此除了散热问题外，预计可以直接使用现有的 AM4 冷却器。它也从 PGA 更改为 LGA。

• 核心基于Zen 4。至少目前还没有关于基于 Zen 4c 的产品的信息（并且产品是否会问世是值得怀疑的）

• 内存支持像 LGA1700 一样的 DDR4 / DDR5

• 支持 PCIe 5.0。CXL 1.1 支持未知（可能不支持）

• TDP好像有45/65/95/105/120/170W的6种SKU

首先是CPU核心Zen 4，不过具体细节还没有说清楚。不过，如上文所述，Zen 3 已经是最完整的 x86 处理器，能够解码和执行 4 条指令/周期，在保持这种配置的情况下，性能似乎很难提高。因此，它似乎会配备一个5指令/周期的解码器和一个具有相同5指令/周期的ALU。FPU可能看起来没有太大的不同，但预计能够结合两个256位SIMD引擎（均与AVX2兼容）来执行AV512F指令。图10是Zen 3的内部配置，而图2则是基于此估算出Zen 4的内部配置。好吧，这只是我的估计，但即使你看看 Alder Lake，除了 Decode 之外，当前 Zen 3 的前端还有很大的空间，后端也有 ALU，在某些情况下还增强了 Load/Store Unit . 可能是，但似乎很容易实现 5 条指令/周期，无需太多改动。FPU仍然有能力以2条指令/周期处理AVX2（正如我上面写的），将它们中的两个链接起来以1条指令/周期处理AVX512也不是那么困难。你可能不需要扩展或加强加载/存储。说到力，是不是L1 Cache的大小变大了？通过使用台积电的 N5 制造这种结构，芯片尺寸本身似乎会小于 Zen 3 代。

这是 2020 年 12 月 Tech Day 上发布的文件。

与 Matisse 一样，CPU 配置似乎由一个存储 CPU 内核的 CCD 和一个处理 I/O 的 IOD 组成。关于CCD，正如本幻灯片中使用相同Zen 4的Genoa所示，有12个CCD，总共96个核心，因此每个CCD有8个核心，一个CCX有8个核心，这是Zen 3的配置。预计照原样遵守。另一方面，IOD，但似乎GPU最终会在这一代到来。然而最多可连接 4 个 CCD（显然），GPU将被集成（显然），与Zen 3代不同。

此外，制造似乎将从GlobalFoundries的12LP转变为台积电的N6。首先，多达 4 个 CCD 意味着最多可以将 32 核/64 线程配置放入桌面。之前我介绍过TDP是170W的故事，但是这个170W好像是32核配置的情况。还有，GPU终于进入了IOD。不过性能是最低的，虽然是基于Navi 2，但是CU的数量在1、2左右。也就是说，使用Windows Desktop是没有问题的，但是玩游戏好像不太合适。好吧，桌面版锐龙 Pro 应该没问题。顺便说一下，虽然CU少，但是好像Media Encoder等都会安装妥当，这似乎是一个很大的优势。

PCIe 也与 Gen 5 兼容。按照我现在听到的，除了GPU的PCIe x16，SSD的PCIe x4（CPU端出来的）也将是Gen 5。目前，面向消费者的 PCIe Gen5 兼容 SSD 不存在，但已经宣布用于服务器。Marvell 于 2021 年 5 月宣布推出首款SSD 控制器，消费类产品问世只是时间问题。Intel 的 Alder Lake / Raptor Lake 是 Gen 5 for PCIe x16 for GPU，但 x4 for SSD 仍然是 Gen 4，看来我们要在这里有所作为。另一方面，CXL 1.1和EPYC的IOD似乎是支持的，但是Ryzen的IOD似乎是不支持的，因为即使支持需求也很薄（似乎包括机制本身）。但是，如果基于 CXL 的附加内存 / SSD 在消费者中变得普遍，那么以后可能会支持它。

顺便说一句，IOD和Zen 3似乎都会安装PCIe和DDR 4/5内存控制器，并且如上所述，它将切换到台积电N6底座。难怪这是真的，我认为这是合理的，因为我认为 GlobalFoundries 的 12LP 已经很艰难了，但这是否打破了 AMD 和 GlobalFoundries 之间的联系？然后，在 2021 年底，格罗方德宣布将与 AMD 的晶圆供应合同延长至 2025 年。总计 21 亿美元，将生产大量 GlobalFoundries 芯片，但 AMD 打算用 GlobalFoundries 制造什么？我想在下面写这个故事。

另一方面，它是针对 Mobile（代号为 Phoenix）的，但似乎这将继续是 Monolithic。基础会改用Zen 4，不过好像CU的数量会在Navi 2的基础上略有增加。除了DDR5还支持LPDDR5（DDR4/LPDDR4支持未知：难怪）。不过PCIe很有可能会停留在Gen4，不过如果是用于笔记本的话，这也不算什么缺点。

所以，事实上，正是基于Zen 3的伦勃朗，预计将在此凤凰之前推出。这是Ryzen 5000G系列的继任者，也就是目前正在推出的Cezzanne，或者说是Phoenix的继任者。和塞尚有什么区别？

• 制造工艺为台积电 N6。

• 集成 GPU 从 Vega 8 增强到 Navi 2 base (10-12CU?)

• 支持 LPDDR5 / DDR5（LPDDR4 / DDR4 似乎可用）

它在附近。总之，CPU性能并不逊色于Tiger Lake，看来我们要把有点欠缺的集成GPU换到Navi2基础上来提升性能水平（把Tiger Lake赶出去）。这款 Rembrandt 将作为 Warhol for Desktop 作为后续推出，但这是 AM4 / DDR4 兼容的，它将是 AM4 的最后一个芯片。

最后关于低端。AMD 仍在销售 A 系列（Steamroller 核心 CPU 和基于 GCN 的 GPU 的组合），Athlon 3000 系列作为更高型号提供。A系列是针对Chromebook的，Athlon是针对价值的，但两者都是老产品，竞争力值得怀疑。然而，将最新的产品带到这个市场是不值得的成本和产量。部分原因是，有人谈论用三星的 6nm（可能是 6LPP）制造的产品来覆盖这些低端。这是一个有说服力的故事，例如一个将每 Zen 2 4 个内核与 Vega 的 6 个 CU 组合在一起的 SoC 可以用相当小的裸片尺寸来实现，而三星的 6 LPP 容量比较大，所以它的生产有。数量上没有问题。

这只是因为上述与 GlobalFoundries 的合同延期而被推翻。目前，AMD 唯一由 Globalfoundries 制造的产品可以是使用 12LP 的产品。如果是这样，只能考虑毕加索APU（即锐龙3000 G系列）。有可能所有现有的A系列APU都是基于Picasso的产品（11CU Vega 11不是必须的。管芯尺寸缩小到6-7CU很奇怪。似乎可以用（不是）代替）。它上面的 Athlon 等级在位置方面很微妙。毕竟现在的情况是基于毕加索APU的，难怪有这个东西可以加。或者，Chromebook 的 APU 可以是 Picasso APU 或它的衍生物，Athlon 等级可以移至三星基于 Renoir 或 Licienne 的 6LPP。在这方面，未经证实的信息或猜测的比例相当高，所以请考虑信息的准确性是相当低的。

点击下方【阅读原文】可查看原文链接。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第2907内容，欢迎关注。

★亚洲半导体风云再起

★FPGA面世前的江湖

★WiFi技术更迭20年

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装

,