特性阻抗的概念（阻抗设计中有一种叫共面阻抗）

原创：卧龙会 皮希彼

设计过阻抗的小伙伴们都知道单分阻抗，差分阻抗。而且，在高速PCB设计中阻抗是重要，且基础的一个环节。是保证良好的高速匹配，减少反射的第一法门。

但是，知道共面阻抗的不多。一般用不到。皮皮最近碰到四层板需要管控75OHM的问题。一般层数多的时候隔层参考，增大两层的间距，使阻抗增大，完美。但是，四层板隔层参考。。。。。。我勒个去！阻抗太大了。原创今日头条：卧龙会IT技术

比如，参考层到50MIL以上，层间耦合就非常小，就会造成阻抗非常大，如果想达到要求，则只能加大线宽。我试算过上面50MIL参考层厚度，要想达到75OHM。线宽要到60MIL以上。想说哪有这么大的板子，让我这么任性的走这么宽的线。

所以当参考层很厚，又想要做阻抗设计的时候，你不妨尝试用用共面阻抗。会给你一个满意表现。这个时候，双面板用的尤其的多。因为，双面板板厚要求摆在那，一般1.2MM，1.6MM，2MM居多。除了铜箔厚度，都是参考。（突然，有种除了头都是腿的感觉。捂嘴笑，咳咳，说正经的）成品板硬度要求，就只能造成参考层大，常规阻抗设计就达不到要求。只能共面阻抗出马了。

下面我用SI9000试算几种情况。大家一看就明白。

打开Polar SI9000，计算共面阻抗有两种模型。两种模型区别是：屏蔽分为线和铜皮。如下Figure 1，为两边带屏蔽线的外层特性阻抗的试算。线宽为22MIL，屏蔽线20MIL，线到屏蔽线距离5MIL的试算模型，阻抗结果为51.01OHM。

如下Figure 2，为两边带屏蔽铜皮的外层特性阻抗的试算。线宽为22MIL，铜皮不用填写宽度，线到屏蔽铜皮距离5MIL的试算模型，阻抗结果为50.74OHM。

Figure 1

Figure 2

从以上两个模型看，计算结果相差不大。且在第一个模型中改变屏蔽线为5MIL，试算结果为52.68OHM。结果也相差不大。但是，屏蔽线最好大于20MIL，因为要添加屏蔽地孔。一般正常的孔10/20的孔，刚好可以放一个孔。当然，如果空间不足，可以缩小孔，相应的屏蔽线也可以缩小。原创今日头条：卧龙会IT技术

在这里强调一点，不管是包地和做共面阻抗，屏蔽线一定要添加地孔。在间距很小的情况下如果不添加地孔，添加屏蔽线不但起不到屏蔽降低干扰的作用，反而带进去了干扰。所以大多数做法都是添加密集的地孔。一般经验值是最大间距是波长的1/10。

我们可以看看，内层共面阻抗的SI9000试算，结果也如外层一样。就不再重复赘述了，如下Figure3和Figure4所示。

Figure 3

Figure 4

在这里需要添加屏蔽孔，毕竟还是需要很多重复工作。我们常用的软件也开发了这项功能，看来这个使用还是比较多的。皮皮我用的最多的是Allegro和PADS这两个软件。这边就顺便一块再给大家多叨叨两句软件的使用方法。

Allegro中添加屏蔽过孔的如下动图：点开相应的菜单命令，右边设置选项卡中选出孔网络，孔封装，间距等相关参数后，点选需要添加屏蔽孔的网络，则屏蔽孔自动添加进去。

PADS中添加屏蔽过孔的如下动图：先点开设置，在设置中选择屏蔽孔网络，封装孔封装，间距等相关参数后，点选需要添加屏蔽孔的网络，则屏蔽孔自动添加进去。方法和Allegro中差不多。

个人使用体会来说，觉得PADS更好用一点，方便简单。避开DRC也挺准确。当然，Allegro功能也在渐渐完善。用过历代版本，也在看见它的变化，都渐渐的把以前需要SKILL完成的功能，直接添加到菜单中。对于这个功能，也跟各自软件设计的产品形态有关系。

好了，以上就是皮皮对共面阻抗的一点拙见，希望能给大家带去帮助。如果大家有疑问或更好的方法。也可以留言我们一起讨论。

原创：卧龙会 皮希彼