芯片封装工艺不合格（多芯片封装的键合问题）

在最先进的节点上开发芯片的成本和复杂性不断上升，迫使许多芯片制造商开始将芯片分解成多个部分，而并非所有这些都需要前沿节点挑战在于如何将这些分散的部分重新组合在一起，今天小编就来说说关于芯片封装工艺不合格?下面更多详细答案一起来看看吧!

芯片封装工艺不合格

在最先进的节点上开发芯片的成本和复杂性不断上升，迫使许多芯片制造商开始将芯片分解成多个部分，而并非所有这些都需要前沿节点。挑战在于如何将这些分散的部分重新组合在一起。

当一个复杂的系统被单片集成时——在单个硅片上——最终产品是组件设备的热预算约束之间的折衷。

例如， 3D NAND需要高温多晶硅，但所需的温度会降低 CMOS 逻辑的性能。

将内存和逻辑分解为单独的晶圆，使制造商可以独立优化每种技术。随着传感器、收发器和其他非 CMOS 元件的加入，异构集成变得更具吸引力。

问题是如何连接所有的部分。单片集成取决于完善的生产线后端 ( BEOL ) 金属化工艺。当组件单独封装时，制造商转向球栅阵列和类似设计。但是，当两个或多个裸片组装到一个封装中时，用于连接它们的工艺位于两者之间定义不明确的中间地带。

许多系统级封装设计依赖于焊接连接。拾取和放置工具将预凸块的单晶管芯放置在中介层上或直接放置在目标晶圆上。回流炉在单个高通量步骤中完成焊料结合。较软的焊料也可用作顺应层，消除可能会降低键合质量的高度变化。

不幸的是，基于焊料的技术无法扩展到图像传感器、高带宽存储器和类似应用所需的高密度连接。键合工艺使焊料凸点变平并挤压，因此键合的最终占用面积略大于凸点间距。随着间距下降，根本没有足够的焊料空间来建立牢固的连接。在2019 年国际晶圆级封装会议上展示的工作中，Guilian Gao 及其 Xperi 的同事估计，基于焊料的集成的最小可行间距约为 40 微米。

Cu-Sn 焊点进一步受到机械性能差的限制，这会导致裂纹、疲劳失效和电迁移。该行业正在寻找一种替代的固态键合技术，以促进进一步的间距缩放，但没有多少工艺可以与焊料键合的高速、低成本和灵活性相媲美。

例如，无论选择何种键合方案，都必须能够适应键合焊盘和中介层的高度变化。工艺温度也必须足够低，以保护设备堆栈的所有组件。当封装方案涉及多层中介层和附加芯片时，基层面临着特别具有挑战性的热要求。基底上方的每一层可能需要单独的粘合步骤。

一种建议的替代方案，铜-铜直接键合，具有简单的优点。在没有中间层的情况下，温度和压力将顶部和底部焊盘融合成一块金属，从而实现最牢固的连接。这就是热压粘合背后的想法。一个芯片上的铜柱匹配第二个芯片上的焊盘。热量和压力推动界面扩散以形成永久结合。300 ºC 范围内的典型温度使铜软化，使两个表面相互贴合。不过，热压粘合可能需要 15 到 60 分钟，并且需要受控的气氛来防止铜氧化。

干净的表面粘在一起

一种密切相关的技术，混合键合，试图通过将金属嵌入介电层中来防止氧化。在让人联想到晶圆互连金属化的镶嵌工艺中，电镀铜填充切入电介质的孔中。CMP 去除多余的铜，留下相对于电介质凹陷的焊盘。使两个电介质表面接触会产生临时结合。

在 2019 年 IEEE 电子元件和技术会议上展示的工作中，Leti 的研究人员展示了使用水滴来促进对齐。Xperi 小组解释说，这种结合足够牢固，可以让制造商组装完整的多芯片堆栈。

介电结合包封铜，防止氧化并允许结合设备​使用环境气氛。为了形成永久结合，制造商转向利用铜的较大热膨胀系数的退火。受到电介质的限制，铜被迫在其自由表面膨胀，从而弥合了两个管芯之间的间隙。然后铜扩散形成永久的冶金结合。在复杂的堆叠中，一个退火步骤可以一次粘合所有的组件芯片。在没有天然氧化物或其他阻挡层的情况下，相对较低的退火温度就足够了。

焊盘的高度由 CMP 定义，这是一种成熟且控制良好的工艺。由于所有这些原因，晶圆间混合键合已在图像传感器等应用中使用了数年。晶圆到晶圆键合应用需要晶圆之间的焊盘对齐，并且依赖于高设备产量以最大限度地减少损耗。两个晶圆上的缺陷管芯不太可能对齐，因此一个晶圆上的缺陷可能会导致匹配晶圆上相应的良好芯片丢失。

芯片到晶圆和芯片到中介层的混合键合可能会打开更大的应用空间，允许在单个封装中实现复杂的异构系统。然而，这些应用也需要更复杂的工艺流程。虽然晶圆到晶圆和芯片到晶圆（或中介层）工艺对 CMP 步骤和键合本身提出了类似的要求，但在 CMP 后处理单个芯片更具挑战性。生产线必须能够控制由固有的混乱分割步骤产生的颗粒，避免空隙和其他粘合缺陷。---Katherine Derbyshire