微波射频集成电路（微电子金属化和表征以及射频微波集成模组的分类）

金属化是将金属材料或合金沉积在晶圆表面或层压板上的过程。 厚金属通常用于芯片到芯片的路由，片内连接，以及分布式匹配组件的实现。 金属的电导率与其晶粒尺寸的大小有关，其中大晶粒尺寸表现出高导电性和等效低电阻率。

由于已知的互连可靠性问题，必须分析几种金属化特性，以便在为给定的应用选择合适的合金时可以进行更好的权衡。 例如，引入一种新的金属化材料和工艺时通常需要了解其关键参数，如金属电导率、热导率、难易性以及与标准微电子制造工艺的兼容性、抗电迁移性、耐腐蚀性以及其他力学性能，如与Si相互作用并扩散到Si中的倾向。 金属的扩散会导致芯片或互连线出现短路路径。

下面我们将会讨论了几种金属化参数，这些参数在表征和选择适当的材料或成分以供给定的应用来说很重要。

趋肤深度

趋肤深度效应是由导体中的时不变电流均匀地流过均匀导体的整个横截面积，而随着频率的增加，电流密度有向导体表面漂移的趋势。 在高频下，电流被限制在导体表面附近的一个非常薄的金属层中。 这种电流密度在导体中的不均匀分布作为频率的函数被称为趋肤效应。 如果与相对渗透率为一的非铁磁性金属(例如铜和铝）相比，这种现象在相对渗透率从几百到几千不等的铁磁性导体（例如铁和钢)中更为明显。

穿透深度δ，电流密度为导体表面电流密度的1/e（即约37%），相当于一个趋肤深度，可以使用以下关系计算：

方程（1）

其中μ是材料的磁导率；f是流动电流的频率，单位是赫兹；而p是材料的电阻率，单位是Ω/米；s是材料的电导率，单位是西门子/米。 电流密度在导体表面附近的分布最高，并随着与表面的距离的增加呈指数下降，如图1所示，根据方程(2a)和(2b)：

方程(2a)和(2b)

式中，J0 直流电流密度，单位是安培/米2 ；A是导体的横截面积，单位是平方米；I是通过导体的电流，单位是安培； 而d是表面下面的深度。 从方程(2b)可见，63%的电流被限制在表面的一个皮肤深度内，99%的电流被限制在趋肤深度的五倍内。

图1、趋肤深度随频率增加而减小的说明图：(a)时不变源(b)低频源(c)高频源

表1、在1.0GHz计算的普通金属化材料的趋肤深度

表1总结了微电子制造中常用合金在其趋肤深度的一倍和五倍处的厚度。

配电电力电缆通常由铜而不是铁制成，尽管铁的成本较低。 这是由于铜比铁表现出相对较高的导电性和较低的渗透性。 因此，铁具有较薄的趋肤深度，因此比铜具有更高的损耗。 此外，金属电导率随温度的升高而降低，这也是铁不是一个有利的选择的另一个原因。 互连走线的皮肤深度取决于正在使用的互连技术。 从某种意义上说，片上、薄膜、PCB和陶瓷都是相互连接的技术，它们包括不同范围的走线宽度和厚度，产生不同程度的趋肤效应。 这可以看作是混合模块设计中的一种自由度，在这些模块中，可以决定选择哪些技术可以用于支持低损耗和高可靠性设计的长路由走线。

趋肤深度效应的另一个相关现象是接近效应（proximity effect）。 由于相邻的携流导体的存在，可以影响导体内部的电流分布，这种效应称为接近效应。 在相对较高的频率下，一个导体接近另一个导体时电磁感应引起的电流，这解释了这种现象。 图2显示了由于共模和奇数��电流源�而产生的这种影响的示意图。

图2、趋肤和邻近效应下的电流密度分布。 深灰色表示高电流密度(a)共模电流和(b)差模电流

薄膜应力（Thin film stress）

薄膜应力效应是微电子器件已知的可靠性问题之一。 薄膜应力的含义可以用两种相反的力来表达：压应力（compressive stress）和拉应力（tensile stress）。 压应力引起山丘，拉应力引起裂缝，如图3(a)和(b)所示。 这两种应力都可以使用表面纹理测量仪器之一来测量，无论是使用接触轮廓仪还是非接触干涉仪。 这种应力的主要原因可归因于多层结构中温度的变化，该结构是通过堆叠不同的材料类型来构建的，其中材料层之间的热膨胀系数，例如薄膜��衬底�，是不同的。

图3、显示高应力效应的薄膜结构： (a)压缩应力和(b)拉力应力

薄膜厚度测量方法.

薄膜厚度的测量可以通过破坏性或非破坏性的过程来进行。 为了精确测量，通常需要一种破坏性的方法，包括使用透射电子显微镜(TEM)或扫描电子显微镜(SEM)通过薄层材料试样的横截面。 透射电镜用于100 Angstroms（埃斯特朗，埃,长度单位:1埃等于0.1纳米）的薄层成像，而扫描电镜可用于1000 Angstroms的相对厚层。

无损方法相对较不准确，可以通过计算不同材料界面的反射来通过声波回波进行测量，这是由于已知的声波速度，如方程（3）所示的：

方程（3）

上式中V是声波速度，∆t是反射率峰之间的时间。另一种间接测量可以通过四点探针测量进行，将在下一节中讨论。

片状和块状电阻的表征

片状和块状电阻是导电材料的重要参数之一，直接影响电路性能及其元件的品质因子。 精确测量片电阻和体电阻是必要的表征步骤。 例如，金属互连的电阻率与互连截面成反比，为了准确地表征导电膜中的损耗，必须确保沉积膜的电阻率恒定。 集成电路中的电阻是由一层薄材料(例如，Nichrome，镍铬铁合金)制成的，用于形成薄膜或厚膜电阻。 因此，测量这类材料的片状和块状电阻率更方便。

此外，可以利用对薄膜电导率的先验知识以及片电阻测量来监测沉积工艺的均匀性，作为测量薄膜厚度的间接方法。

片状和块状电阻的计算可以使用两个或四点探针测量材料电阻率。 然而，由于探针的电接触和引线电阻对测量结果的不必要贡献，两点测量方法容易产生误差。 因此四点探针测量装置提供了一种精确的测量工具，特别是用于低电阻测量。四点探针测量装置的工作原理首先通过将已知电流传递到两个最外层点，并通过高阻抗电压表测量样品在内两点的电压降，如图4所示。 探针的导电尖端通常是由钨制成的，并且是等距的，这样可以准确地计算片电阻。 这里的假设是，导电片样品的有限的厚度远小于探针尖端之间的间距(S)，而金属膜在横向尺寸上是半无限的。 为了获得精确的测量，片状样品的边缘必须与测量点的间距至少保持四倍的距离。 这是为了确保沿探针尖方向的电流源线不受样品边界的干扰。

图4、四点探头测量装置

电迁移（Electromigration）

集成电路减小尺寸的需求不断增加，同时电流密度也随之增加。 这意味着电迁移的影响将继续加剧，特别是在与之互连的情况下窄线宽度和高宽比孔。 当发生电迁移时，会对大批量制造的生产产量产生灾难性的影响。电迁移是由于金属电子之间推动金属原子的动量传递而导致金属原子的迁移。 从某种意义上说，电子在电场的影响下与原子的碰撞导致了金属导体晶界处的空位等缺陷。 高电流密度对导体有不良的影响，因为导体材料的有限电阻导致导体温度的升高或所谓的焦耳加热，最终导致以裂缝或山丘形式的破坏性损伤。 虽然裂缝空隙可以导致电开路的形成，而山丘可以有足够的深度来短路附近的交界处的电路。

在微电子设计中，薄膜金属互连线被用来在芯片上或模块内的各个组件之间传输电流。 因此，选择高功率应用中使用的导体，使它们具有最大的电流额定值，以消除焦耳加热引起的可靠性问题。 电迁移取决于导体材料的形状、温度、外加电流密度和容纳导体的环境。 因此，由于可靠性限制，互连导体可以支持的最大电流密度可以是一个限制因素。 电迁移限制了通过薄膜互连的最大电流密度，因为达到最大的熔化温度。 铜Cuu)薄膜具有较高的电导热和较高的熔化温度(1e6 A/cm2)，具有较高的电迁移活化能水平； 因此，与熔化温度为2e5 A/cm2 的铝(Al)相比 ，Cu可以相对地提供抗电迁移的能力。 铜和铝都是多晶的，这意味着它们是作为晶格的晶粒结构的。 在那里，在电流的作用下，电子与晶格中的原子发生碰撞，使它们向电子流方向迁移。

根据材料性质，下列一种或多种迁移机制可能是影响电迁移的主要因素，因为它们之间彼此并不相互独立：

● 热梯度引起的热迁移，

● 应力-由于机械应力而迁移，以及

● 由于外加电场引起的电迁移。

布莱克的经验方程在方程（4）中估计平均失效时间(MTTF)作为电流密度和温度的函数。 在高温和电流密度下测量寿命，以加速老化过程，并在合理的时间内估计零件的预期寿命，而不是在正常工作条件下的较长时间。 根据由Arrhenius方程导出的Black方程，温度的升高导致反应速率的增加，从而减少了进行失效分析所需的时间。 这种可靠性应力试验简称高温工作寿命(HTOL，high temperature operating life)：.

方程（4）

其中A是导体的截面面积，J是导体中流动的电流密度，n是标度因子，T是开尔文为单位的温度，k是电子伏/开尔文中的玻尔兹曼常数，E a 是电子伏特中电迁移过程的有效活化能，即启动反应过程所需的最小能量。 虽然方程（4）中的关系用于计算恒流应力下器件的MTTF，但一般情况下，如果N个产品样品在连续较长时间t1 ，2 ，. ...，t n后失效的平均MTTF可表示为：

方程（5）

另一种常用的统计失效分析时间度量是失效的中位时间，即50%的样本失效的时间。

化学电镀和电解电镀

在许多情况下都要使用材料涂层，例如，在形成封装RF模块的金属外壳时，以防止EMI排放到复杂系统中的相邻模块中，并在受到外部EM场的影响时降低模块的灵敏度。 此外，材料涂层提供机械强度，耐腐蚀和耐摩擦。 通常，可以为磁场和电场提供屏蔽的复合材料被用来获得最佳的屏蔽效果。

化学电镀和电解电镀都是电镀技术，可用于材料涂层。 化学涂层是一种沉积过程，它使用化学反应而不需要外部电流源，而电解沉积过程则需要电流源来覆盖材料的表面。

化学电镀优于电解电镀，因为其均匀的电镀分布被认为是一个重要的特征，特别是在微尺度封装器件中。 化学电镀也有助于避免焊点脆化。 相反，电解电镀会导致电镀的不均匀性。 这是由于高电流倾向于驻留在被涂覆部分的边缘和角落，因此电流分布可能是不均匀的。

金属的选择和设计考虑.

金属堆的组成和选择是射频集成电路中影响器件技术性能的关键因素之一。 封装工程师通常在��模组�或器件中使用的材料选择和材料组成作出决定之前进行彻底的分析。

铝铜合金是常用的金属成分之一。 铝金属本身很容易受到电迁移损伤，而纯铜具有较高的电迁移电阻，因此具有较好的可靠性。 此外，纯Al比纯Cu更具电阻性。 然而，Cu以其扩散到硅中的高趋势而闻名，并且与二氧化硅的附着力很差。 当Al与Cu合金化时，Al的电迁移电阻显著提高，因为Cu作为Al晶粒之间的粘合剂填料，防止它们迁移。 或者，钽(Ta)金属也可以用作阻挡层，以防止铜扩散到周围的半导体结构中，而钛(Ti)也能阻止Al扩散到Si层中。

热膨胀系数CTEE)是一种材料参数，它测量物质如何随着温度的变化而改变其形状。 CTE越低，材料越好； 为了热管理的目的，选择具有高导热率和低CTE的材料是可取的，因为由于大的热应力可能改变器件的电气性能，器件的寿命可以大大降低。 表2列出了一些常用合金的CTE和热导率。 用于散热和摊铺热的材料必须是高导电材料。

表2、常用金属的线性热膨胀系数

导电膜的选择也可以取决于许多其他机械因素，如易于形成性，蚀刻，和使用标准制造工艺的图案化工具，表面粗糙度，附着力和应力，以确保整个制造工艺的稳定性。

介电常数�表征

介电材料（无论是薄的还是厚的）是任何电子电路的关键元件，用于防止有源信号走线之间发生电压击穿，并为安装在电路元件上提供基础支撑。 由于电通量密度的增加，高介电常数有助于减小分布式电路的尺寸（即增加电容）。 根据电介质的参数分为介电损耗正切、介电常数和介电强度。 表现出低电损耗、高热导和低热膨胀的材料是非常可取的。 例如，低损耗材料提供低功耗，低焦耳加热，从而使信号衰减损耗减少。 在大多数射频电路设计中，高频应用介质材料的选择应该从确定损耗最低的介质开始，然后找到所需的介电常数和击穿电压。

信号在高频、高速电路中的传播速度受信号传播延迟的影响，信号传播延迟既取决于材料的介电常数，也取决于导电结构。 假设具有横向电磁(TEM)传播方式的无��传输线�，其时延可以表示为：

方程（6）

上式中l是导体的线长，c是真空中的光速，μr ‘ 是μ给出的复磁导率的实部 μ=μo *（ μr ’ - jμr’’ )，ε r’ 是给出的复介电常数ε的实部 (ε=εo (εr-jεr’’))，μo 和εo 分别是真空的磁导率和介电常数。 从方程（6）可以得出结论，使用复介电常数实部低的衬底材料可以减少传播延迟。 换句话说，当使用不同的材料，包括不同的相对介电常数时，可以改变波的传播速度和阻抗。 复磁导率和介电常数的虚部(即，μr ’’ 和εr’’ ）是表示所使用的材料的相关损耗。 介电损耗可以通过损耗角正切来表示(tanδ = εr’’ /εr’ ）它是复介电常数的虚部与实部之比。 因此，幅度ε’ 和ε ’’ 取决于激励波的频率w。

在RFIC芯片和模块的开发中，有可能研究新的复合材料，试图发现增强的材料性能。 因此，精确确定衬底材料介电常数和磁导率的测量方法是必要的。 事实上，每个频带的频率表现出比其它材料不同的损耗水平，而且大多数介电材料是各向异性的，因此使用单一方法来表征材料的属性是具有挑战性的。在实践中，有不同的方法可以处理这些挑战，如各向同性或各向异性，块体或薄膜，温度依赖性，以及具有不同表面粗糙度的材料。 在这些技术中，基于谐振的方法（如再入腔体、分裂柱形谐振器、腔体谐振器和法布里-珀罗谐振器）是最适合各向异性介质特性的表征方法，其中介电常数或磁导率是由测量得到的共振频率和品质因子确定的。 对于薄的各向异性材料，需要两种表征方法，一种是对材料表面法向的介电常数，另一种是平面内的介电常数。 确定介质衬底复介电常数的其他技术也可以使用传输线方法进行。 在文献中，共面波导(CPW)传输线使用相同的导体几何形状匹配两种不同衬底（具有已知的低损耗和恒定介电常数的参考衬底和介电常数待定的衬底）之间的阻抗。 通过使用多线TRL校准方法测量基准线和测试CPW线的频率相关传播常数(G)，可以找到单位长度的总电容和电导，从而找到被测衬底的相对介电常数和损耗角正切。

无尘室的分类

无尘室（洁净室）是一种受控制的环境，如灰尘、化学蒸气和/或气溶胶颗粒等的空气污染程度较低，几乎用于每一种精密微电子和纳米技术制造设施，其中小颗粒可能对制造过程的质量和纯度产生不利影响。 无尘室采用空气过滤方法，以防止污染和去除空气中的颗粒。

有两种测量标准被广泛用于无尘室的分类。 其中每一种都包括不同类别的无尘室，以指示空气清洁水平。 美国FEDSTD209E标准，它计算允许在立方英尺的空气中的半微米尺寸（0.5μm）或更大尺寸粒子的数量。 然而，这一标准在2001年被一项美国国家标准所取代，即ISO14644-1，通过扩大粒径范围，从每立方米空气0.1μm到5μm来计算小于0.5μm的颗粒的数量，以便更精确地测量空气的清洁度。 表3总结了按每立方米(m^3)颗粒数指定的无尘室空气中以微米为单位测量的指定粒径的空气颗粒浓度的标准化空气洁净度水平。 选择无尘室分类取决于哪种粒子大小开始影响产品的制造质量。

表3、ISO14644-1无尘室标准及其同等的美国 FED STD 209E标准

洁净室标准的最低水平是ISO9标准，它对应于典型城市环境中的环境空气，其中每立方米包含大约35,000，000个对于直径为0.5μm和更大尺寸的粒子。

射频和微波模组分类

射频接收机和发射机结构共用有源和无源组件，如放大器、开关、滤波器和匹配网络。 模块组件的制造和组装方式导致了不同类型的模块。 大容量射频和微波模块是基于下面的模块组装和集成技术：单片微波集成电路(MMIC)、混合微波集成电路(HMIC)或多芯片模块(MCMS)。

模块组装工艺包括衬底基板制造、芯片die和部件连接、成型和屏蔽等几个步骤。 其中每一步工序都有自己的一套挑战，特别是当在设计阶段需要特别注意的微波频率下工作时所面临的挑战。 例如，在模块组装过程中，为了将部件放置在具有高精度的模块上，建议使用自动微调放置机，并进行放置精度研究，以提取关于特定封装类型所需的适当修正因子的信息。 在将组件附加到模块表面后，还建议通过无损光学检查或X射线检查来验证是否有任何意外的开路或短路现象。

除了高产量制造的制成和装配工艺挑战外，还有其他关键的业务承诺，包括产能规划、材料供应、人员配置和工厂利用等。

单片集成组件

MMIC允许在单片基板上集成所有的组件，从而提高模块电路的整体速度，同时降低功耗。 单片方法是一个可靠的工艺，适用于高频应用，其中分布式钝化可以实现合理的形状因素，使器件无缝集成在单件半导体材料(例如GaAs)上。 在这里，所有的组件是同时制备的各种工艺方法，包括扩散或离子注入。 GaAs是一种适用于单片制造的工艺技术，它允许数百万个器件无缝连接。 单片集成技术有利于可靠和适合大批量制造，避免了芯片die互连所使用的键合线。 此外，单片微波技术可以作为实现SoCs的基础。

混合模组

混合模组由介质基板（例如氧化铝）组成，其承载一个或多个使用不同工艺技术制造的芯片，以建立模块的目标功能。 这些芯片本身可以是使用不同的技术单独生产的单片集成电路，有源或无源器件。 此外，SMT器件可以焊接到电路走线轨道上，形成完整的电路。 芯片和组件可以通过键合

沉积在介质衬底上的可以通过TEM模式传输线（例如，带状线）导线或互连线来实现互连。 混合模块可以使用混合技术，如Si、InP和GaAs芯片，它们是基于厚膜或薄膜衬底材料的。

厚膜ICs

厚膜IC可以使用丝网印刷工艺制作，这是一种印刷技术，它使用网格（设计成类似于需要打印的图案)将油墨(一种可以导电或电阻的浆料）转移到衬底基板上。 传统厚膜技术中的多层互连线是通过在基底衬底上连续丝网印刷导体和介电层而形成的。 一旦印刷完成，材料将以油墨的形式，要求每一层干燥，然后烧制完成，以准备使用的形式生产它们。 厚膜MICs成本低，主要用于低频微波ICs。 基板材料，如氧化铝(Al)2 o3 铝(Beryllia(BeO)和氮化铝(AlN)是最常用的基板衬底材料。

薄膜ICs

人们对不断开发薄膜制造技术有很高的兴趣，这些技术可以用来满足对可靠、紧凑和高频RF/MICS产品的应用需求。 薄膜制造工艺是精确控制的，更重要的是它是一个可重复的工艺过程。 薄膜需要使用无尘室环境，因此与厚膜相比，它是一个相对昂贵的工艺。 选用薄膜材料，使其与基材具有良好的附着力。 这被认为是用作基板衬底上第一层金属膜的导体材料的重要选择标准之一。 薄膜技术已被称为微型混合MIC技术，这也是一种多级制造工艺，用于实现在衬底上制造并外部连接到固态器件上的射频无源器件。

多芯片模组

射频IC多芯片模组的复杂性是由于需要集成许多子组件和多个die，展示了各种技术，并且需要封装在一个封装中，因为它们不能在同一种die下制造。 激烈竞争的价格和性能要求是微电子制造商转向新技术和工具的动力，使他们能够在竞争激烈的RFFE（射频前端）市场上生存。 在此背景下，使用不同的技术和工艺开发模块组件和器件，以实现最佳的器件级性能。 单个MCM模块可以包含几个裸IC die(使用不同的技术，如CMOS控制器、GaAs功率放大器、SOI开关、SMT电容器和电感以及倒装芯片（flip-chip）或CSP滤波器)，安装在定制设计的普通多层基板上，为芯片提供机械支持，以及图5所示的集成器件之间的互连。

图5、包含不同芯片die附加技术的MCM模组示例

与其他模块和PCB实现类型相比，MCMs通过更短的集成die之间的互连长度、更高的集成密度、更低的成本、更低的功耗和更灵活地与模块PC B板之间的EM相互作用来设计集成组件，使得其在提高电气性能方面提供了几个优势。 此外，MCM允许无源组件嵌入到其多层基板上。

与使用的高密度互连(HDI)衬底有关的MCM封装技术的主要类型包括：

● MCM-L：具有与PCB结构相似的多层基板的叠层MCM；

● MCM-C：共烧陶瓷MCM，通常为LTCC；以及

● MCM-D：沉积的MCM，它以类似于半导体薄膜加工中使用的方式对层压板金属和介质进行沉积。

,