数字分频器芯片延时电路(两种数字逻辑芯片组成地分频器)

这是一个用4069和4013芯片组成的两极分频器实验电路。电路原理图见图所示。

数字分频器芯片延时电路(两种数字逻辑芯片组成地分频器)(1)

D触发器组成分频器电路

电路组成

电路由非门U1A(1和2引脚)、U1B(3和4引脚)和电阻R1、电容C1等构成自激多谐振荡器,产生时钟信号,经过U1C非门(5和6引脚)缓冲、整形后加至U2芯片的第3脚CP1端,由U2芯片组成的两极二分频器,依次进行二分频,由发光二极管LED1、LED2、LED3及其限流电阻R2、R3、R4组成电平显示器。

工作原理

当所接输出端为低电平时,发光二极管点亮。在两极二分频电路中,每一级D触发器的D端与!Q(Q的取反,后面类似)端相连。假设U2的第3脚CP1端初始状态为高电平时,LED1红色发光二极管熄灭,第一脚Q1、第13脚Q2均为高电平,第2脚!Q1、第5脚D1、第11脚CP2、第12脚!Q2、第9脚D2均为低电平,黄色发光二极管LED2、绿色发光二极管LED3点亮。

当CP1端输入端变为低电平时,红色发光二极管LED1点亮,LED2、LED3保持点亮状态不变。随着时钟信号的不断到来,当CP1端第一次变为高电平时,LED1熄灭。

由于U2的D1端在时钟上升沿到来前是低电平,故此时Q1翻转到低电平状态,!Q1翻转到高电平状态,LED2熄灭。由于!Q1端与CP2(第11脚)端相连,使得CP2得到上升沿信号。

由于U2的D2端(第9脚)在上升沿来之前处于低电平状态,故Q2翻转到低电平状态,!Q2翻转到高电平,LED3也熄灭。

同样,当CP1端第二个上升沿到来之时,LED1熄灭,!Q1翻转到低电平状态,LED2点亮,且!Q2电平保持不变,LED3保持熄灭状态。

当CP1端的第三个上升沿到来之时,!Q1翻转到高电平状态,LED2熄灭。与此同时CP2端产生上升沿时钟信号,!Q2翻转到低电平状态,LED3点亮。接下来电路的状态将不断重复上述过程。

数字分频器芯片延时电路(两种数字逻辑芯片组成地分频器)(2)

D触发器组成分频器PCB图

电路的波形图如下图所示,从图中可以看出,4013的两个触发器在时钟脉冲信号上升沿到来之时进行翻转,之后处于保持状态。CP1端每两个上升沿(即两个周期)信号触发Q1端翻转一次,CP1端每4个上升沿(即4个周期)触发Q2端翻转一次。假如CP1端输入的时钟频率是f,则Q1端输出频率为f/2,Q2端为f/4,也就是依次进行二分频,分频后的波形占空比1:1的方波。

数字分频器芯片延时电路(两种数字逻辑芯片组成地分频器)(3)

D触发器组成分频器方波图

实验提示

1.开关S1作为复位开关使用。

2.本电路只使用了1只 4013芯片,内含两个个D触发器,其实还可以通过级联的方式,串接多个触发器,实现更多级的分频。

3.4069芯片的空余非门引脚,不用可不接入电路,悬空即可。

数字分频器芯片延时电路(两种数字逻辑芯片组成地分频器)(4)

D触发器组成分频器PCB3D效果图

实验器材

数字分频器芯片延时电路(两种数字逻辑芯片组成地分频器)(5)

D触发器组成分频器BOM表

看完这节的知识后,如果还有不懂芯片原理等相关内容的,可参考前面所讲的简单的CMOS数字集成电路介绍里面详细得讲述了4069芯片和4013芯片的工作原理。

,

免责声明:本文仅代表文章作者的个人观点,与本站无关。其原创性、真实性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容文字的真实性、完整性和原创性本站不作任何保证或承诺,请读者仅作参考,并自行核实相关内容。文章投诉邮箱:anhduc.ph@yahoo.com

    分享
    投诉
    首页